EDSFF E1.A 规范在SSD与连接器之间设计了适配器结构，并配备锁定机制，确保即使在颠簸路面等振动环境中，连接依然保持牢固可靠。

SPHBM4采用与标准HBM4相同的DRAM核心层，在容量扩展方面保持一致。两者的区别在于接口基础裸片的设计：SPHBM4采用适用于有机基板的接口方案，可安装在标准有机基板上，而非硅基板。

该版本以PCIe 7.0为基础，数据传输速率达 128GT/s，吞吐能力相比前代翻倍。

现有标准 UCIe 2.0 将最大传输速度限制为 32 GT/s（每秒 320 亿次传输），而新标准最高支持 64 GT/s（每秒 640 亿次传输）。这意味着，如果遵循 UCIe 3.0 标准，半导体之间的信号交换速度可以翻倍。

PCI-SIG宣布，PCI Express (PCIe) 8.0 规范将使 PCIe 7.0 规范的数据速率翻倍至256.0 GT/s，延续每三年将带宽翻倍的传统，以支持下一代应用，新的规范计划于2028 年发布。

LPDDR6的关键要素是带宽的提升。带宽是衡量一次可以传输多少数据的指标。现有 LPDDR5X 的带宽典型值为8.5Gbps，最高可达9.6Gbps。而 LPDDR6 的典型值可达10.6Gbps至14.4Gbps，性能提升约1.5倍。

UFS 4.1专为需要高性能和低功耗的移动应用和计算系统开发，在保持与UFS 4.0硬件兼容性的同时，提供比标准早期版本更快的数据访问和改进的性能。

CXL联盟宣布发布ComputeExpressLink(CXL)3.2规范，进一步优化了CXL内存设备的监控和管理，增强了CXL内存设备在操作系统和应用程序方面的功能，并通过可信安全协议(TSP)扩展了安全性。

JESD230G支持高达4800MT/s的接口速率，远超当前量产NAND闪存的性能上限。

JEDEC固态技术协会日前宣布发布PS-007A LPDDR5 CAMM2连接器性能标准，称之为“LP5CAMM2”，旨在提供具有生态系统支持的标准化模块化 LPDDR5 解决方案，专为需要轻薄紧凑外形的设备而设计。

固态技术协会（简称JEDEC）宣布发布两项支持 Compute Express Link (CXL) 技术的新标准。

JEDEC近日发布 JESD405-1B JEDEC内存模块标签 - 用于 Compute Express Link (CXL) V1.1。

JEDEC固态技术协会宣布发布 JESD79-5C DDR5 SDRAM 标准。JEDEC DDR5 SDRAM标准的这一重要更新包括旨在提高可靠性和安全性并增强从高性能服务器到人工智能和机器学习等新兴技术的各种应用的性能的功能。

CAMM2 规范包括两种变体：一种适用于DDR5，另一种适用于 LPDDR5(X)。

SD协会日前公布SD Express存储卡的最近进展，首次将micro SD Express存储的传输速度提升到了2GB/s，为原来的两倍。并且增加了4个新的SD Express速度等级，以保证在新的SD9.1规范下达到具有保证的最低连续性能。