随着人工智能基础设施的普及,LPDDR应用范围近年来不断扩大。LPDDR能够弥补HBM单条内存无法解决的容量不足,同时又具备出色的能效,因此备受关注。通过使用LPDDR,可以扩展系统级内存容量,提高数据中心的能源效率,并降低总体拥有成本(TCO)。

SambaNova推出第五代AI芯片SN50,号称为“唯一一款能够提供智能体AI所需速度和吞吐量的芯片”,最高速度达同类芯片的5倍,经多芯互连可支持的单模型参数规模达10万亿、上下文长度达1000万个token。与Blackwell B200 GPU相比,SN50在Meta的Llama 3.3 70B的最大速度是其5倍,智能体推理的吞吐量是其3倍以上;对于GPT-OSS,其能效可达B200的8倍。SN50将于2026年下半年开始发货。同日,公司宣布与英特尔达成多年合作计划。

AMD近日宣布与Meta签署一项为期五年的人工智能芯片及设备采购协议,交易总价值预计在600亿至逾1000亿美元之间。根据协议,Meta将在未来五年内采购最高6吉瓦算力的AMD处理器,首批搭载新一代MI450芯片的设备将于今年下半年开始部署。

除了良率的提升,三星电子也在大幅提升1c DRAM产能,计划将其1c DRAM产能从去年底的每月6万片晶圆提升至今年下半年的每月20万片晶圆。其现有的DRAM生产线正在被改造为1c生产线,而此次扩建的核心是位于平泽的P4工厂。

2月24日,铠侠于官网宣布为下一代移动应用提供UFS 5.0嵌入式闪存样品。UFS 5.0采用MIPI M-PHY 6.0物理层与UniPro 3.0协议层,支持高达46.6Gbps的单通道接口速度,双通道模式可实现约10.8 GB/s的有效读写性能。评估样品基于公司为UFS 5.0自主研发的主控和铠侠第八代BiCS FLASH™闪存,容量可选512GB和1TB,封装为7.5x13毫米尺寸的全新设计,有助于提高电路板空间利用率和设计灵活性。

进入该厂商主页

2月1日至20日期间,韩国半导体出口额飙升134.1%,达151.2亿美元,占出口总额的34.7%,比上年同期增长16.4个百分点。

ASML近日宣布在极紫外(EUV)光刻技术领域取得重大突破,成功将光源功率从目前的600瓦提升至1000瓦,有望在2030年前使芯片产量提高50%。这一进展将帮助台积电、英特尔等芯片制造商显著提升生产能力,满足人工智能和高性能计算领域日益增长的需求。

美国国防部发布最新的“中国军事企业清单”(CMC清单或1260H清单)。清单显示,长鑫存储(CXMT)与长江存储(YMTC)已正式被移出,阿里巴巴、百度、比亚迪等各领域龙头企业被新增列入。长江存储早在2024年便成为首批被列入1260H清单的中国NAND厂商,长鑫存储则于2025年初被纳入。需注意的是,美国联邦公报在清单文件发布不到一小时内撤回该份清单文件,但表示公众直至2026年2月17日下班前可通过官方邮箱申请获取原文,文件仍处于公开审查状态,合规风险并未消除。

美光科技正式宣布量产全球首款面向数据中心的PCIe Gen6 SSD——9650 NVMe SSD,该产品以28GB/s的顺序读取速度和550万IOPS的随机读取性能成为目前全球速度最快的数据中心SSD。Micron 9650基于垂直整合架构,采用业界首款应用于数据中心SSD的第九代NAND闪存美光G9 NAND,采用六平面架构,可提供3.6GB/s的IO速率,是目前市售SSD中的最高水平。针对不同应用场景,美光9650 SSD推出9650 PRO和9650 MAX两大系列,提供不同容量支持。

适逢中国农历春节,按国家规定放假9天:2026年2月15日 - 2026年2月23日,放假期间所有产品均暂停报价,2026年2月24日恢复报价。

近日,AI芯片企业图灵进化(TuringEvo)与国家集成电路创新中心签署战略合作协议。双方将围绕AI算力芯片及关键核心芯片领域,在芯片设计、工艺适配、供应链协同、产业化落地等环节展开全链条合作。

2026年2月12日,深圳市工信局印发《“人工智能+”先进制造业行动计划(2026—2027年)》,首次将“存算一体”“存内计算”等新型架构处理器纳入重点支持方向,明确面向AI手机、智能机器人、智能汽车等终端,推动高性能SoC主控芯片研发及国产替代。

思科近期正式推出采用3nm制程的AI交换芯片Silicon One G300。该芯片专为超大规模AI集群后端网络设计,单设备可提供102.4Tbps以太网交换容量,并在单芯片中集成252MB完全共享数据包缓冲区,为并行计算环境下的突发流量提供2.5倍于业界水平的吸收能力。

据韩媒报道,SK海力士正在开发名为“AIP(All-In-Plug)”的创新技术,以缓解因堆叠层数增加而带来的成本增长。据悉,为实现高堆叠NAND而增加的HARC蚀刻工艺数量是导致制造成本上升的最大因素。传统制造方法需要分别对多个NAND层进行蚀刻,通过键合工艺连接起来,而AIP可在单次工艺中对超过300层的高密度NAND闪存进行HARC蚀刻,旨在通过一次性蚀刻全部NAND层来显著降低制造成本。如果这项技术应用于实际量产,预计从下一代NAND闪存(例如V11)开始,HARC工艺的数量和成本将显著降低。

三星目前正在开发 zHBM,其核心是将 HBM​​ 堆叠成 3D 结构,有望在物理人工智能时代所需的带宽或能源效率方面带来另一项重大创新。

简讯快报

更多

存储厂商

更多