三星发布10纳米以下DRAM制造技术，解决高温堆叠性能瓶颈

据韩媒报道，三星和三星先进技术研究院发布了其制造尺寸小于 10 纳米 (nm) 的 DRAM 的技术。

该技术是将存储单元堆叠在外围电路上，简称为单元-外围电路（Cell-on-Peri，简称CoP），这种方式与目前将周界晶体管放置在存储单元下方的方式截然不同，周界晶体管在高温堆叠过程中容易受到损坏，导致性能下降。

三星将其新技术命名为“用于10nm以下CoP垂直通道DRAM晶体管的高耐热非晶氧化物半导体晶体管”。采用了一种基于非晶铟镓氧化物（InGaO）的晶体管，这种晶体管可以承受高达 550 摄氏度的高温，从而防止性能下降。 这种垂直沟道晶体管的沟道长度为 100nm，可以与单片 CoP DRAM 架构集成。

三星指出，在测试过程中，漏极电流的劣化程度极小，晶体管在老化测试中也表现良好。

目前，该技术仍处于研究阶段，未来将应用于10nm以下的0a和0b DRAM。