三星开发3.3D半导体封装技术，目标2026年Q2量产

据韩媒报道，三星电子正在由其先进封装（AVP）部门主导开发“3.3D先进半导体封装技术”。目标是2026年第二季度量产，应用于AI半导体芯片。

AI半导体芯片也称为加速器，其结构通常是在中央放置负责计算的逻辑半导体，例如图形处理单元（GPU）或神经网络处理单元（NPU），以及高带宽内存（HBM ）。

为了水平连接逻辑和 HBM，在半导体和主板之间应用了“硅中介层”，业内称为“2.5D 封装”，因为半导体和主板之间有一个附加层。

硅中介层起到了连接不同特性异质半导体的支撑作用，但由于其价格昂贵且加工难度大，是导致半导体价格上涨的一个因素。

三星电子正在开发通过安装“铜再分配 (RDL) 中介层”而不是硅中介层来连接逻辑和 HBM 的技术。据了解，使用RDL中介层代替硅可以将材料价格降低十分之一。仅在必要的部件中使用硅，可以最大限度地减少性能下降。

三星计划更进一步，通过3D堆叠技术将逻辑半导体堆叠在计算所需的高速缓存 (LLC) 之上。三星将该技术命名为“3.3D封装”，意思是3D堆叠逻辑和连接HBM。

这一尝试被解读为通过降低尖端封装价格来吸引更多客户的策略。三星认为，如果将新技术商业化，与现有硅中介层相比，将能够在不降低性能的情况下降低 22% 的成本。由于价格竞争力和生产率将提高，预计这将有利于赢得半导体代工订单。

报道称，三星还将推出用于 3.3D 封装的“面板级封装 (PLP)”技术。 PLP 通过将芯片封装在方形面板而不是圆形晶圆中，可以显著提高半导体生产率。