SK海力士3D DRAM制造良率曝光

SK海力士近日在“VLSI 2024”上发表了有关3D DRAM的研究论文。

据韩媒报道，SK海力士报告称，其5层堆叠的3D DRAM的制造良率已达56.1%。这意味着在单个测试晶圆上制造的约 1,000个3D DRAM中，约有561个可行器件被生产出来。实验性的3D DRAM显示出与目前使用的2D DRAM相似的特性，这是SK海力士首次披露其 3D DRAM开发的具体数字和特性。

但SK海力士也表示，虽然3D DRAM潜力巨大，但在实现商业化之前还需要进行大量的开发过程。SK海力士指出，与2D DRAM的稳定运行不同，3D DRAM表现出不稳定的性能特征，需要堆叠32-192层存储单元才能实现普遍使用。

3D DRAM也是三星电子、美光等存储原厂的重点开发领域。三星电子已成功将3D DRAM堆叠到16层，并计划在2030年左右量产3D DRAM；美光目前拥有30项与3D DRAM相关的专利，如果3D DRAM技术有所突破，它可以在没有EUV设备的情况下制造出比现有DRAM更好的DRAM产品。 、

相关阅读：三星和SK海力士将3D DRAM技术应用到混合键合技术