据公开信息显示,三星电子近日提交了一项关于高带宽内存(HBM)封装的新型专利,旨在解决HBM4E、HBM5等高堆叠产品面临的可靠性挑战。随着HBM堆叠层数不断增加,该专利提出了一种针对顶层“虚拟芯片(Dummy Die)”的结构优化方案,以期提升封装的机械稳定性与生产良率。
高堆叠带来的良率挑战
在当前的HBM标准结构中,多个存储裸片被垂直堆叠在基底芯片上,最上方通常会覆盖一层虚拟芯片,用于满足封装高度规格,并提供机械保护与散热功能。然而,当堆叠层数从常规的8层增至12层,甚至迈向16层以上时,顶层虚拟芯片容易引发晶圆翘曲、分层及裂纹等问题。数据显示,随着层数增加,相关良率会出现10%至20%的下滑,在16层以上时甚至可能降至40%至60%。
“倒金字塔”结构与深槽切割工艺
为改善上述问题,三星在该专利中提出了一种创新的结构设计。新方案将顶层虚拟芯片设计为“底部收窄、顶部加宽”的倒金字塔形态,其侧面采用三级阶梯与曲面复合的结构。在制造工艺上,该专利引入了“深槽切割(Deep Groove Sawing)”技术。相较于传统的机械刀片切割,这种基于激光的工艺能够切出更深、更精密的沟槽,在提升芯片机械强度的同时,有效减少对半导体晶体结构的损伤。
界面优化与热管理设计
除了宏观结构的调整,该专利还在微观界面和热管理上进行了针对性设计。在非键合区(NBR),三星预设了沟槽结构,以避免切割过程中产生的碎屑污染键合界面,从而增强熔融键合的可靠性。在散热方面,专利将键合绝缘层底面与水平延伸面之间的垂直距离精确控制在1至10微米之间,以维持现有的热传导效率;同时,通过优化凸起表面结构来缩减塑封料(EMC)的体积,这有望进一步改善整体散热路径。
技术整合与行业展望
业内分析指出,随着AI算力需求的提升,16层以上的HBM5产品将成为未来的重要发展方向,而高堆叠带来的物理瓶颈是各家厂商必须跨越的门槛。三星此次申请的专利,结合了其现有的混合键合以及HPB(Heat Path Block)热阻断等技术,显示出其正试图通过多维度的封装创新来构建综合竞争力。不过,从专利提交到最终实现大规模量产,相关技术仍需经过严格的客户验证与良率爬坡周期。

