JEDEC制定并公布了SPHBM4标准。SPHBM4是一项新的JEDEC标准,使用更少的信号引脚、标准封装和更经济的基板,即可实现接近HBM4的性能。
SPHBM4将信号引脚数量减少到原来的五分之一,并通过将信号速度提高至原来的四倍,缓解性能损失的问题。这样一来,即使使用标准基板,也能实现与HBM相当的带宽。内存芯片和计算芯片之间的连接距离也增加到 20 毫米。这种距离的增加有助于提升封装内部的散热性能。
具体来看,HBM4 拥有约2000个引脚,每引脚速率约 11 Gbps,总带宽为 2.8TBps。而 SPHBM4 通过使用标准基板,减少复杂封装依赖,将引脚数降至现有HBM4方案的1/5(约为400个),同时用约4倍的信号速度(每引脚速率提高到约 44 Gbps)补偿带宽。
此外,SPHBM4 DRAM 采用与 HBM4 DRAM (JESD270-4) 相同的 DRAM 堆栈,但使用不同的缓冲芯片,以便采用标准封装。
SPHBM4对昂贵的高级封装的依赖性降低,高性能存储器的应用范围也将得以扩展。

