据外媒报道,美光科技全球运营负责人Manish Bhatia近日于投资者会议上表示,美光HBM4产能爬坡速度,比其去年量产HBM3 12层产品时快了两倍,目前产品良率的提升速度也在不断加快。该款HBM4产品将搭载于英伟达下一代人工智能计算平台“Vera Rubin”中。
HBM4产能爬坡加速的三大原因
Bhatia指出,美光HBM4产能爬坡之所以能大幅提速,主要得益于以下三个因素:
经验积累:通过前代HBM3及HBM3E 12层产品的量产,积累了丰富的生产经验与学习效应。
成熟工艺:HBM4的核心Die(DRAM芯片)采用了10纳米级第五代1β(1-beta)工艺制造。1β工艺目前是美光的主力工艺,其性能与良率均已通过充分验证,处于稳定运行状态。
自研优化:采用美光自行优化的基础Die(Base Die),通过将1β DRAM与内部制造的基础Die相结合,实现了产品完成度与性能的最大化。
HBM4E战略转向:引入EUV与台积电代工
从下一代HBM4E产品开始,美光的生产战略将发生转变:
核心Die:将采用10纳米级第六代1γ(1-gamma)工艺生产。1γ工艺与三星电子、SK海力士的第六代1c工艺属于同一代技术,也是美光首次引入ASML极紫外光(EUV)光刻设备的制程。
基础Die:将不再自行生产,而是转由台积电负责制造。
据Bhatia透露,美光HBM4E的开发进展顺利,预计2027年将开始量产。首批实现产能爬坡的将是符合JEDEC标准的标准型产品。此外,美光也在准备满足客户特定需求的定制化(Custom)产品。尽管定制产品的成本高于标准产品,但凭借其性能提升和功能扩展,美光预计市场需求将十分旺盛。
三大存储巨头竞逐HBM4E
目前,三星电子和SK海力士也在基于1c工艺开发HBM4E:
三星电子:计划在今年第二季度内出货首批样品,其基础Die将由三星自家晶圆代工部门采用与HBM4相同的4纳米工艺制造。
SK海力士:目标是在今年下半年向客户提供HBM4E样品,并于2027年实现量产。其基础Die将继续交由台积电生产,据悉将采用3纳米工艺。
美光工艺迭代展望
美光预计,到今年年中,基于1γ工艺的DRAM以及第九代NAND闪存产品的产能bit出货量,将占其总出货量的50%以上。值得注意的是,1γ DRAM预计将成为美光在单片晶圆总产量上规模最大的单一DRAM工艺节点。

