在“2009 Symposium on VLSI Circuits”的Session 8“Special Non-Volatile Memories”上,4款与NAND闪存采用不同材料的非易失性内存亮相,这就是东京大学等开发的NAND连接型强介电体内存、东北大学等开发的采用磁性内存的快速启动型FPGA、台湾ITRI等开发的可高速写入数据的ReRAM,以及日立制作所开发的自旋注入型磁性内存SPRAM。
近年来,采用大容量NAND闪存的SSD因随机读取速度高、运行功耗低,开始被广泛配备在笔记本电脑及服务器等多种终端上。但有人指出,NAND闪存仍存在擦写次数有限,随机写入速度慢等缺点。此次,东京大学及ITRI等提出了新方案,使用擦写速度较高的非易失性内存,可解决上述问题。
另一方面,还有厂商通过将微处理器的工作内存非易失性化,实现可快速启动的常闭(Normally Off)型系统,将待机电力削减为零。罗姆使用强介电内存的非易失逻辑产品目前已达到实用水平,NEC针对可无限高速写入数据的磁场擦写型MRAM,发布了32Mbit芯片和非易失性触发器。东北大学与日立等此次就采用自旋注入型磁性体内存的FPGA及芯片也进行了技术发表。
东大与产综研共同提出了采用NAND连接型MFIS強介电体内存的SSD方案(演讲序号:8.1)。存储单元的写入及删除电压可降至6V,擦写次数也已大幅提高至10的8次方,远远高于NAND闪存。NAND闪存一直存在可引起随机写入性能降低的数据分割(Fragmentation)问题,而此次通过基于非易失性页缓冲器(Page Buffer)的分批写入(Batch Write)方式解决了这一问题。通过这种方式,SSD的写入性能有望提高2倍以上。
东北大与日立在FPGA的查找表(Look-up Table)中应用了自旋注入型磁性体内存,从而实现了非易失性(演讲序号:8.2)。由于在断开电源后仍能保存编程一次后的信息,因此重新启动后,可立即开始FPGA的逻辑运行。通过相邻配置存储部分和传感电路,运用动态电流模式逻辑,使电路面积缩小了63%。
台湾ITRI等发布了基于HfO2的ReRAM(演讲序号:8.3)。写入动作可在5ns内完成,擦写次数可达到10的8次方。采用TSMC的0.18um工艺试制了1Kbit阵列。通过控制写入时的字线电压,可获得4值程序,但各分布间的写入空白(Margin)较小,该产品的定位目前还只是测试芯片。
另外,日立与东北大学还试制出了自旋注入型32Mbit SPRAM芯片(演讲序号:8.4)。在基于新原理的电阻变化型单元中,超越DRAM及闪存等以往的电荷存储型单元界限尺度(Scaling)的产品备受期待,但磁性膜的现状是,擦写电流本身就比较大,单元面积很难缩小。此次,为了向磁性膜提供充分的擦写电流,采用了2T-1R型存储单元。这种单元可理想地实现8F2的单元面积,并可确保2F的晶体管栅宽。此次通过读取写入分离的阶梯型源极线及位线构成,实现了32ns的访问时间,40ns的擦写时间。

