Rambus稍早前宣布多项主记忆体创新技术,可将主记忆体运算效能从现有的DDR3资料速率限制提升到3,200Mbps。这些由Rambus开发的新技术包括了已获得及正在申请专利的多项技术,已开始授权客户使用。
Rambus研究员Craig Hampel指出,正因记忆体子系统是现今效能运算系统效能受限的主因,今日产品在多核心运算、虚拟化及晶片整合方面的进展驱动了市场对记忆体子系统需求的提升。Rambus发表的突破性创新技术可协助记忆体系统,使其有效支援流量导向的多核心处理器中的频宽及工作量,因此可提升未来主记忆体的设计及空间。
Rambus针对主记忆体发表的关键创新技术包括FlexPhase、Near Ground Signaling、FlexClocking、模组执行绪技术(Module Threading),以及动态点对点(DPP)。
FlexPhase技术导入XDR记忆体架构,可突破DDR3直接存取技术(direct strobing technology)的速度限制,以提升资料速率。Near Ground Signaling可以大幅减少的IO电源达到高效能,即便以0.5V进行运作仍然能够维持绝佳的讯号完整性。
FlexClocking架构导入于Rambus行动记忆体(Mobile Memory Initiative),可省却DRAM的延迟锁定回路(DLL)或相位锁定回路(PLL),以降低时脉功耗。模组执行绪技术(Module Threading)—提升记忆体效率并减少DRAM核心功耗,而且在结合Near Ground Signaling及FlexClocking技术时,可节省超过40%的整体记忆体系统功耗。
动态点对点(DPP)则提供透过强大的点对点讯号处理途径进行容量升级,完全不影响效能。这些技术细节均已详载于《Challenges and Solutions for Future Main Memory》白皮书(www.rambus.com)中。

