借助DDR3记忆体实现环保

存储器 中国闪存市场 2009-05-07 08:50

业界专家普遍认为,在标准大型资料中心的50亿美元成本结构中,约有80%左右会用在设备的机械和电子基础设施上。

对资料中心伺服器而言,记忆体子系统是使其具备高功率密度的主因之一。典型的1U伺服器需要600~1,000W的电源供电。这些用于资料中心的高阶伺服器支援16~18个DRAM插槽。在第三代双倍数据速率(DDR3)系统上,每一个插槽都透过典型的2Gb模组平均汲取9W功率。记忆体子系统总功率约为144~162W,将近占系统可用功率的25%。将总功率与典型资料中心中40,000~80,000个伺服器相乘,结果为5~13MW,这仅为记忆体子系统的汲取功率。这些功率足以为13,000多个美国家庭供电。


记忆体协会正在推行及研究三种方法,以提升记忆体子系统效率。这些方法已经在实验室环境中进行过测试,不久的将来,这些新方法也可望推向商业市场。


第一种省电方法是采用DDR3记忆体子系统架构。DDR3标准的关键在于降低功耗。目前,固态储存技术标准开发组织JEDEC正在着手开发两种省电模式,这两种模式将专注于如何降低暂存器功耗,以及如何降低暂存型双列直插记忆体模组(RDIMM)的功耗。第一种省电模式是用于DDR3暂存器的时脉使能(CKE)断电模式,这种模式要求暂存器元件在CKE输入线路均处于低电平时切断其输出。当这种模式透过记忆体控制器启动时,位址输出为三态,而DDR3暂存器可将其功耗降低将近60%。


第二种省电模式是S3电源管理模式,这种模式允许输入时脉浮动。当输入CK和CK#均保持低电平时,元件会停止工作并进入低功耗静态和待机工作模式。实验室的测量结果显示,暂存器功耗降低了90%。时脉停止断电模式只能在DRAM接收到自刷新(self-refresh)命令以启动该模式时使用。在这种状态下,DRAM会忽略除CKE之外的所有输入。因此,除了这两个讯号,所有暂存器输出都能被进一步禁用,从而降低了RDIMM模组的总功耗。但是将记忆体子系统从这两种模式唤醒所需的时间有所不同。记忆体子系统从CKE断电模式开始回应只需要三个时脉周期,而从S3电源管理模式开始回应只需要几微秒。需要记忆体控制器和系统管理软体来支援这些功能,从而利用这些省电功能。


第二种方法目前在由记忆体协会研究中,该方法旨在降低记忆体子系统的电源电压。这个选择方案希望透过向更先进半导体制程的转移来降低电源电压。


新型1.35V DDR3 DRAM正在实验室进行小量测试。JEDEC和主要记忆体制造商正在瞄准供电电压为1.5V和1.35V的下一代DDR3 DRAM。目前,Inphi公司也参与JEDEC组织共同起草1.35V暂存器标准。此外,Inphi也正在开发首个与1.5V暂存器向后相容的1.35V DDR3暂存器。现阶段,低压DRAM已在一些OEM工厂进行初步测试,可在1.35V下执行记忆体子系统。据早期测试资料显示,总功耗降低了16%左右,且没有明显的性能下降。目前正在进行更多测试,进一步采用未来技术降低工作电压的研究也正在进行中。


第三种(也是最后一种)省电方法是降低驱动器的输出摆幅电压电平。在DDR3 RDIMM标准中,DIMM上的命令和位址讯号被端接到Vtt(相当于负载电阻为22Ω时Vdd/2)。可接受的DRAM最低输入电平为+/-175mV(约为Vtt)。为实现可靠的工作,设计工程师甚至对Raw Card A这样的低密度卡也提供了该值三至四倍的输入电平。将800mV的输出摆幅降低至仅400Mv,可让每通道节省20mA左右。依照每个DIMM 41个通道,每个系统18个DIMM计算,每个系统就可能节省22W,换言之,仅一个标准型资料中心即可节省2MW左右。


应对资料中心面临的能源挑战,需要研究更先进的省电解决方案。即使透过采用效率更高的省电模式来降低电源电压和开关电压,记忆体子系统仍将是伺服器系统中耗电量最大的装置之一。


 

推荐:电脑用的少,手机扫一扫,资讯快一步!

扫码关注我们

标签:

简讯快报

更多