SK海力士公布下一代存储路线图

存储器 网络 Andy 2026-10-15 16:13

近日,SK海力士正式公布其下一代存储路线图。据韩媒chosun报道,SK海力士开发总负责人、社长安炫日前公开了该司高带宽闪存(HBF)的详细目标规格,以及将DRAM堆叠在逻辑芯片之上的“3D堆叠DRAM”构想,旨在解决AI推理环境中的容量不足与数据瓶颈问题。

AI基础设施爆发式增长,存储瓶颈凸显

安炫指出,随着AI模型成本下降,智能体之间的交互迅速增加,带动Token消耗量大幅上升。基于这一判断,他预计到2030年,AI基础设施规模将较2026年增长约20倍。

他还用具体数据指出了上下文长度扩展带来的存储消耗问题:随着Token规模从100万迈向1亿,会话处理所需的KV缓存容量已突破13TB,数据从HBM、DRAM进一步溢出至SSD的“溢出”现象正在加剧。

两大技术主轴:HBM升级 + 定制化产品

SK海力士提出,将以现有HBM性能升级和定制化产品为两大主轴:

标准规格:继续推进HBM4E和HBM5的开发;

定制化产品:计划在2026年和2027年分别导入在基础裸片中集成客户定制逻辑的CHBM4E和CHBM5,扩大定制化产品占比。

3D堆叠DRAM:极致缩短物理距离

为极致缩短计算单元与存储器之间的物理距离,SK海力士正在研发“3D堆叠DRAM”方案——即在GPU或NPU等处理器正上方垂直堆叠DRAM。该结构可将I/O通道数量较现有HBM提升数十倍,从而提高信号传输速度,并显著降低功耗。

HBF:填补HBM与DRAM之间的存储层级空白

为突破容量瓶颈,SK海力士重点推出基于NAND的HBF(高带宽闪存)。该技术将HBM的TSV(硅通孔)堆叠工艺应用于NAND闪存,目标是在带宽约为同代HBM一半的前提下,将容量提升约10倍,填补HBM与DRAM之间的存储层级空白。

针对业界对NAND速度和可靠性的担忧,安炫以实际AI工作负载数据回应称,AI推理环境中读操作约为写操作的30万倍,并可借助预取技术抵消延迟影响。

SK海力士已与闪迪及主要云服务提供商组成OCP联盟,于今年8月发布0.7版规范。该规范定义了两种容量配置,分别采用8层和16层NAND芯片堆叠,最高支持512GB容量;并按三个等级(Grade 1~3)设定带宽标准,数据传输能力覆盖约0.4TB/s至3.0TB/s。SK海力士计划于2027年1月确定最终标准Spec v1.0。

推荐:电脑用的少,手机扫一扫,资讯快一步!

扫码关注我们

标签:

简讯快报

更多