JEDEC更新DDR5规范：可帮助提高产量、性能和可靠性

据外媒报导，JEDEC近日发布标准更新，增加了一组旨在提高 DRAM IC 的产量、性能和可靠性的功能。此外，JESD79-5A还扩展了DDR5-5600 和 DDR5-6400 内存模块的规格。 

最初的 JESD79-5 规范定义了 DDR5 SDRAM 的工作方式，并包括各种特性，以实现长期性能扩展以及提高在高频下运行并支持高数据传输速率的存储芯片的良率和可靠性。更新后的规范增加了几项互补功能，旨在进一步提高产量、性能和可靠性。  

新增功能包括：故障纠错支持、软包后修复 (sPPR) 撤消和锁定、内存内置自检包后修复（MBIST 和 mPPR）、自适应 RFM 和 MR4 扩展。 

生产在高频下工作并支持高数据传输速率的 DRAM 很困难。使用领先的工艺技术生产出具有良好良率的快速大容量芯片更加困难，因此DRAM制造商增加各种自检和修复能力是非常合理的。在某种程度上，这些新功能将在一定程度上降低其制造商的高性能/大容量 DRAM 成本。但就目前而言，预计实际芯片和模块的价格将取决于供需而不是成本。  

由于 DDR5 将在未来几年继续留在行业中，因此添加功能和增强标准很有意义。与此同时，正如新规范通常会发生的那样，所有 DRAM 制造商将如何尽快融入所有新功能还有待观察。  

除了添加新功能外，JESD79-5A 还将 DDR5 的时序定义和传输速度扩展至6400 MT/s（DRAM 核心时序）和 5600 MT/s（IO AC 时序）。这将有助于业界为即将推出的 DDR5-5600 平台构建生态系统。  

AMD、英特尔、美光、Montage、三星和 SK 海力士均已认可 JESD79-5A 规范引入的 DDR5 新增功能。